An FPGA Implementation of DDR3 SDRAM-based Virtual FIFO Controller with Selectable Data Width

Milovanović, Vladimir M.; D. Tasovac

Rezultati

eNauka > Rezultati > An FPGA Implementation of DDR3 SDRAM-based Virtual FIFO Controller with Selectable Data Width

Naziv:	An FPGA Implementation of DDR3 SDRAM-based Virtual FIFO Controller with Selectable Data Width
Autori:	Milovanović, Vladimir M. ; D. Tasovac
Godina:	2016
Publikacija:	Proceedings of 3rd International Conference on Electrical, Electronic and Computing Engineering, IcETRAN 2016
Izdavač:	Zlatibor
Tip rezultata:	Konferencijski rad
URI:	https://enauka.gov.rs/handle/123456789/366605
Izvor metapodataka:	Migrirano iz RIS podataka
M-kategorija:	Mp kategorija će biti prikazana naknadno.

Pronađi DOI

Pronalaženje DOI u servisu CrossRef-u na osnovu meta-podataka u zapisu. Prikazaće se DOI (i metapodaci) čiji se podaci najviše poklapaju. OPREZ - to ne mora biti ta publikacija.

Google Scholar^TM

Rezultati na eNauka su zaštićeni autorskim pravima i sva prava su zadržana, osim ako nije drugačije naznačeno.