Trading Defect Tolerance for Chip Area in Nanotecnology Implementations of Systolic Arrays

Ćirić, Vladimir; Simić, Vladimir; Cvetković, Aleksandar; Milentijević, Ivan

Rezultati

eNauka > Rezultati > Trading Defect Tolerance for Chip Area in Nanotecnology Implementations of Systolic Arrays

Naziv:	Trading Defect Tolerance for Chip Area in Nanotecnology Implementations of Systolic Arrays
Autori:	Ćirić, Vladimir ; Simić, Vladimir ; Cvetković, Aleksandar ; Milentijević, Ivan
Godina:	2012
Publikacija:	Proceedings of the Mediterranean Electrotechnical Conference - MELECON
Izdavač:	IEEE Region 8, Hammamet, Tunisia
Tip rezultata:	Konferencijski rad
ISBN:	978-1-4673-0783-3 Pretraži identifikator
Kolacija:	str. 1083-1086
DOI:	10.1109/MELCON.2012.6196616
WoS-ID:	000309215000233
Scopus-ID:	2-s2.0-84861490265
URI:	https://enauka.gov.rs/handle/123456789/401660 https://machinery.mas.bg.ac.rs/handle/123456789/1591
URL:	http://www.melecon2012.org/
Izvor metapodataka:	Migracija
M-kategorija:	Mp kategorija će biti prikazana naknadno.

Alt metrika

Dimensions

Pronađi DOI

Pronalaženje DOI u servisu CrossRef-u na osnovu meta-podataka u zapisu. Prikazaće se DOI (i metapodaci) čiji se podaci najviše poklapaju. OPREZ - to ne mora biti ta publikacija.

Unpaywall

Google Scholar^TM

Rezultati na eNauka su zaštićeni autorskim pravima i sva prava su zadržana, osim ako nije drugačije naznačeno.