Резултати

еНаука >  Резултати >  Ultralow-Latency Hardware-in-the-Loop Platform for Rapid Validation of Power Electronics Designs
Назив: Ultralow-Latency Hardware-in-the-Loop Platform for Rapid Validation of Power Electronics Designs
Аутори: Majstorovic, Dusan; Celanovic, Ivan; Teslic, Nikola Dj.; Celanovic, Nikola; Katić, Vladimir 
Година: 2011
Публикација: IEEE Transactions on Industrial Electronics
ISSN: 0278-0046 IEEE Transactions on Industrial Electronics Претражи идентификатор
Тип резултата: Научни чланак
Колација: vol. 58 br. 10 str. 4708-4716
DOI: 10.1109/tie.2011.2112318
WoS-ID: 000294544700023
Scopus-ID: 2-s2.0-80052344994
URI: https://enauka.gov.rs/handle/123456789/403823
Извор метаподатака: Migrirano iz RIS podataka
М-категорија: 
21a+M21a+ - Водећи међународни часопис категорије M21a+

126
SCOPUSTM
87
OpenCitations
104
WEB OF SCIENCETM
Алт метрика
Dimensions
Unpaywall

Резултати на еНаука су заштићени ауторским правима и сва права су задржана, осим ако није другачије назначено.