Rezultati

eNauka >  Rezultati >  Ultralow-Latency Hardware-in-the-Loop Platform for Rapid Validation of Power Electronics Designs
Naziv: Ultralow-Latency Hardware-in-the-Loop Platform for Rapid Validation of Power Electronics Designs
Autori: Majstorovic, Dusan; Celanovic, Ivan; Teslic, Nikola Dj.; Celanovic, Nikola; Katić, Vladimir 
Godina: 2011
Publikacija: IEEE Transactions on Industrial Electronics
ISSN: 0278-0046 IEEE Transactions on Industrial Electronics Pretraži identifikator
Tip rezultata: Naučni članak
Kolacija: vol. 58 br. 10 str. 4708-4716
DOI: 10.1109/tie.2011.2112318
WoS-ID: 000294544700023
Scopus-ID: 2-s2.0-80052344994
URI: https://enauka.gov.rs/handle/123456789/403823
Izvor metapodataka: Migrirano iz RIS podataka
M-kategorija: 
21a+M21a+ - Vodeći međunarodni časopis kategorije M21a+

126
SCOPUSTM
87
OpenCitations
104
WEB OF SCIENCETM
Alt metrika
Dimensions
Unpaywall

Rezultati na eNauka su zaštićeni autorskim pravima i sva prava su zadržana, osim ako nije drugačije naznačeno.