Optimization of the Binary Adder Architectures Implemented in ASICs and FPGAs

Jovanović, Bojan; Jevtić, Milun

Резултати

еНаука > Резултати > Optimization of the Binary Adder Architectures Implemented in ASICs and FPGAs

Назив:	Optimization of the Binary Adder Architectures Implemented in ASICs and FPGAs
Аутори:	Jovanović, Bojan ; Jevtić, Milun
Година:	2013
Публикација:	Soft Computing Applications
ISSN:	2194-5357 Претражи идентификатор
Тип резултата:	Научни чланак
Колација:	str. 295-308
DOI:	10.1007/978-3-642-33941-7_27
WoS-ID:	000314077300027
Scopus-ID:	2-s2.0-84872860733
URI:	https://enauka.gov.rs/handle/123456789/558531
Извор метаподатака:	Migrirano iz RIS podataka
М-категорија:	Мп категорија ће бити приказана накнадно.

2
SCOPUS^TM

1
OpenCitations

2
WEB OF SCIENCE^TM

Алт метрика

Dimensions

Пронађи DOI

Проналажење DOI у сервису CrossRef-у на основу мета-података у запису. Приказаће се DOI (и метаподаци) чији се подаци највише поклапају. ОПРЕЗ - то не мора бити та публикација.

Unpaywall

Резултати на еНаука су заштићени ауторским правима и сва права су задржана, осим ако није другачије назначено.