Резултати

еНаука >  Резултати >  Upotreba VHDL simulatora za tajming simulaciju
Назив: Upotreba VHDL simulatora za tajming simulaciju
Аутори: Maksimović, Dejan M.; Litovski, Vančo
Година: 2002
Публикација: Elektrotehnika
ISSN: 0013-5836 Elektrotehnika Претражи идентификатор
Издавач: Beograd : Savez inženjera i tehničara Jugoslavije
Тип резултата: Научни чланак
Колација: vol. 51 br. 4/5 str. 1-8
VBS COBISS: 159021836
URI: https://plus.cobiss.net/cobiss/sr/sr/bib/159021836#izum.si
https://enauka.gov.rs/handle/123456789/700060
М-категорија: 
Мп категорија ће бити приказана накнадно.

Пронађи DOI

Резултати на еНаука су заштићени ауторским правима и сва права су задржана, осим ако није другачије назначено.