Rezultati

eNauka >  Rezultati >  Upotreba VHDL simulatora za tajming simulaciju
Naziv: Upotreba VHDL simulatora za tajming simulaciju
Autori: Maksimović, Dejan M.; Litovski, Vančo
Godina: 2002
Publikacija: Elektrotehnika
ISSN: 0013-5836 Elektrotehnika Pretraži identifikator
Izdavač: Beograd : Savez inženjera i tehničara Jugoslavije
Tip rezultata: Naučni članak
Kolacija: vol. 51 br. 4/5 str. 1-8
VBS COBISS: 159021836
URI: https://plus.cobiss.net/cobiss/sr/sr/bib/159021836#izum.si
https://enauka.gov.rs/handle/123456789/700060
M-kategorija: 
Mp kategorija će biti prikazana naknadno.

Pronađi DOI

Rezultati na eNauka su zaštićeni autorskim pravima i sva prava su zadržana, osim ako nije drugačije naznačeno.