Towards an Improved Implementation of Hardware Transactional Memory on Asymmetric Processors

Ž. Šuštran; J. Protić; M. Tomašević

Rezultati

eNauka > Rezultati > Towards an Improved Implementation of Hardware Transactional Memory on Asymmetric Processors

Naziv:	Towards an Improved Implementation of Hardware Transactional Memory on Asymmetric Processors
Autori:	Ž. Šuštran ; J. Protić ; M. Tomašević
Godina:	2022
Publikacija:	Proceedings of the 30th Telecommunications Forum - TELFOR 2022
Izdavač:	IEEE
Tip rezultata:	Konferencijski rad
URI:	https://enauka.gov.rs/handle/123456789/727715 http://zaposleni.etf.bg.ac.rs/rest/sciNaucniRezultati/oai/record/3/708718
M-kategorija:	Mp kategorija će biti prikazana naknadno.

Pronađi DOI

Pronalaženje DOI u servisu CrossRef-u na osnovu meta-podataka u zapisu. Prikazaće se DOI (i metapodaci) čiji se podaci najviše poklapaju. OPREZ - to ne mora biti ta publikacija.

Google Scholar^TM

Rezultati na eNauka su zaštićeni autorskim pravima i sva prava su zadržana, osim ako nije drugačije naznačeno.