Резултати

еНаука >  Резултати >  Delay Locked Loop Clock Generator in Low Power VLSI IC Design
Назив: Delay Locked Loop Clock Generator in Low Power VLSI IC Design
Аутори: Jovanović, Goran ; Mitić, Darko B.  ; Stojčev, Mile ; Antić, Dragan S.  
Година: 2011
Публикација: Transactions on AUTOMATIC CONTROL and COMPUTER SCIENCE
ISSN: 1224-600X Претражи идентификатор
Издавач: Politehnica University of Timisoara, Romania
Тип резултата: Научни чланак
Колација: vol. 56(70) br. 4 str. 131-136
URI: https://enauka.gov.rs/handle/123456789/188346
URL: http://www.ac.upt.ro/journal/issues.php
Извор метаподатака: Migrirano iz RIS podataka
М-категорија: 
Мп категорија ће бити приказана накнадно.

Пронађи DOI

Резултати на еНаука су заштићени ауторским правима и сва права су задржана, осим ако није другачије назначено.