Rezultati

eNauka >  Rezultati >  Delay Locked Loop Clock Generator in Low Power VLSI IC Design
Naziv: Delay Locked Loop Clock Generator in Low Power VLSI IC Design
Autori: Jovanović, Goran ; Mitić, Darko B.  ; Stojčev, Mile ; Antić, Dragan S.  
Godina: 2011
Publikacija: Transactions on AUTOMATIC CONTROL and COMPUTER SCIENCE
ISSN: 1224-600X Pretraži identifikator
Izdavač: Politehnica University of Timisoara, Romania
Tip rezultata: Naučni članak
Kolacija: vol. 56(70) br. 4 str. 131-136
URI: https://enauka.gov.rs/handle/123456789/188346
URL: http://www.ac.upt.ro/journal/issues.php
Izvor metapodataka: Migrirano iz RIS podataka
M-kategorija: 
Mp kategorija će biti prikazana naknadno.

Pronađi DOI

Rezultati na eNauka su zaštićeni autorskim pravima i sva prava su zadržana, osim ako nije drugačije naznačeno.