Binary Division Power Models for High-Level Power Estimation of FPGA-Based DSP Circuits

Jovanović, Bojan; Jevtic, Ruzica; Carreras, Carlos

Резултати

еНаука > Резултати > Binary Division Power Models for High-Level Power Estimation of FPGA-Based DSP Circuits

Назив:	Binary Division Power Models for High-Level Power Estimation of FPGA-Based DSP Circuits
Аутори:	Jovanović, Bojan ; Jevtic, Ruzica; Carreras, Carlos
Година:	2014
Публикација:	IEEE Transactions on Industrial Informatics
ISSN:	1551-3203 IEEE Transactions on Industrial Informatics Претражи идентификатор
Тип резултата:	Научни чланак
Колација:	vol. 10 br. 1 str. 393-398
DOI:	10.1109/tii.2013.2261080
WoS-ID:	000336668600038
Scopus-ID:	2-s2.0-84898443609
URI:	https://enauka.gov.rs/handle/123456789/291844
Извор метаподатака:	Migrirano iz RIS podataka
М-категорија:	21aM21a - Рад у међ. часопису изузетних вредности

19
SCOPUS^TM

14
OpenCitations

16
WEB OF SCIENCE^TM

Алт метрика

Dimensions

Пронађи DOI

Проналажење DOI у сервису CrossRef-у на основу мета-података у запису. Приказаће се DOI (и метаподаци) чији се подаци највише поклапају. ОПРЕЗ - то не мора бити та публикација.

Unpaywall

Резултати на еНаука су заштићени ауторским правима и сва права су задржана, осим ако није другачије назначено.