Binary Division Power Models for High-Level Power Estimation of FPGA-Based DSP Circuits

Jovanović, Bojan; Jevtic, Ruzica; Carreras, Carlos

Rezultati

eNauka > Rezultati > Binary Division Power Models for High-Level Power Estimation of FPGA-Based DSP Circuits

Naziv:	Binary Division Power Models for High-Level Power Estimation of FPGA-Based DSP Circuits
Autori:	Jovanović, Bojan ; Jevtic, Ruzica; Carreras, Carlos
Godina:	2014
Publikacija:	IEEE Transactions on Industrial Informatics
ISSN:	1551-3203 IEEE Transactions on Industrial Informatics Pretraži identifikator
Tip rezultata:	Naučni članak
Kolacija:	vol. 10 br. 1 str. 393-398
DOI:	10.1109/tii.2013.2261080
WoS-ID:	000336668600038
Scopus-ID:	2-s2.0-84898443609
URI:	https://enauka.gov.rs/handle/123456789/291844
Izvor metapodataka:	Migrirano iz RIS podataka
M-kategorija:	21aM21a - Rad u međ. časopisu izuzetnih vrednosti

19
SCOPUS^TM

14
OpenCitations

16
WEB OF SCIENCE^TM

Alt metrika

Dimensions

Pronađi DOI

Pronalaženje DOI u servisu CrossRef-u na osnovu meta-podataka u zapisu. Prikazaće se DOI (i metapodaci) čiji se podaci najviše poklapaju. OPREZ - to ne mora biti ta publikacija.

Unpaywall

Rezultati na eNauka su zaštićeni autorskim pravima i sva prava su zadržana, osim ako nije drugačije naznačeno.