Резултати

еНаука >  Резултати >  FPGA suited binary adder architecture
Назив: FPGA suited binary adder architecture
Аутори: Jovanović, Bojan  ; Milun Jevtić
Година: 2012
Публикација: Proceedings of 54th Conference for ETRAN
Издавач: ETRAN, Srbija
Тип резултата: Конференцијски рад
Колација: str. EL1.6-1-EL1.6-4
URI: https://enauka.gov.rs/handle/123456789/475093
Извор метаподатака: Migrirano iz RIS podataka
М-категорија: 
Мп категорија ће бити приказана накнадно.

Пронађи DOI

Google ScholarTM

Резултати на еНаука су заштићени ауторским правима и сва права су задржана, осим ако није другачије назначено.