FPGA suited binary adder architecture

Jovanović, Bojan; Milun Jevtić

Rezultati

eNauka > Results > FPGA suited binary adder architecture

Naziv:	FPGA suited binary adder architecture
Autori:	Jovanović, Bojan ; Milun Jevtić
Godina:	2012
Publikacija:	Proceedings of 54th Conference for ETRAN
Izdavač:	ETRAN, Srbija
Tip rezultata:	Konferencijski rad
Kolacija:	str. EL1.6-1-EL1.6-4
URI:	https://enauka.gov.rs/handle/123456789/475093
Izvor metapodataka:	Migrirano iz RIS podataka
M-kategorija:	Mp kategorija će biti prikazana naknadno.

Pronađi DOI

Pronalaženje DOI u servisu CrossRef-u na osnovu meta-podataka u zapisu. Prikazaće se DOI (i metapodaci) čiji se podaci najviše poklapaju. OPREZ - to ne mora biti ta publikacija.

Google Scholar^TM

Rezultati na eNauka su zaštićeni autorskim pravima i sva prava su zadržana, osim ako nije drugačije naznačeno.