Резултати

еНаука >  Резултати >  Tuning Logic Simulator for Estimation of VLSI Timing Degradation under Aging
Назив: Tuning Logic Simulator for Estimation of VLSI Timing Degradation under Aging
Аутори: Milić, Miljana  
Година: 2019
Публикација: ADVANCES IN ELECTRICAL AND COMPUTER ENGINEERING
ISSN: 1582-7445 Advances in Electrical and Computer Engineering Претражи идентификатор
Тип резултата: Научни чланак
Колација: vol. 19 br. 3 str. 75-82
DOI: 10.4316/aece.2019.03009
WoS-ID: 000486574100009
Scopus-ID: 2-s2.0-85072177529
URI: https://enauka.gov.rs/handle/123456789/481142
Пројекат: Ministry of Education and Science of Republic of Serbia [TR32004]
Извор метаподатака: Migracija
М-категорија: 
23M23 - Међународни часопис категорије M23

Алт метрика
Dimensions
Unpaywall

Резултати на еНаука су заштићени ауторским правима и сва права су задржана, осим ако није другачије назначено.