Symbolic analysis of faulty logic circuits in the presence of correlated gate failures

Brkić, Srđan; Ivaniš, Predrag; Đorđević, Goran; Vasic, Bane

Rezultati

eNauka > Rezultati > Symbolic analysis of faulty logic circuits in the presence of correlated gate failures

Naziv:	Symbolic analysis of faulty logic circuits in the presence of correlated gate failures
Autori:	Brkić, Srđan ; Ivaniš, Predrag ; Đorđević, Goran ; Vasic, Bane
Godina:	2013
Publikacija:	21st Telecommunications Forum Telfor TELFOR 2013
Izdavač:	IEEE
Tip rezultata:	Konferencijski rad
DOI:	10.1109/telfor.2013.6716246
WoS-ID:	000349857500087
Scopus-ID:	2-s2.0-84894349289
URI:	https://enauka.gov.rs/handle/123456789/484555 http://zaposleni.etf.bg.ac.rs/rest/sciNaucniRezultati/oai/record/3/707475
Izvor metapodataka:	Migracija
M-kategorija:	Mp kategorija će biti prikazana naknadno.

Alt metrika

Dimensions

Pronađi DOI

Pronalaženje DOI u servisu CrossRef-u na osnovu meta-podataka u zapisu. Prikazaće se DOI (i metapodaci) čiji se podaci najviše poklapaju. OPREZ - to ne mora biti ta publikacija.

Unpaywall

Google Scholar^TM

Rezultati na eNauka su zaštićeni autorskim pravima i sva prava su zadržana, osim ako nije drugačije naznačeno.