An Efficient FPGA Implementation Of Floating Point Addition

Pesic, Djordje; Ratkovic, Ivan

Резултати

еНаука > Резултати > An Efficient FPGA Implementation Of Floating Point Addition

Назив:	An Efficient FPGA Implementation Of Floating Point Addition
Аутори:	Pesic, Djordje; Ratkovic, Ivan
Година:	2015
Публикација:	2015 23RD TELECOMMUNICATIONS FORUM TELFOR (TELFOR)
Тип резултата:	Конференцијски рад
Колација:	str. 685-688
WoS-ID:	000380397000154
URI:	https://enauka.gov.rs/handle/123456789/809232
Извор метаподатака:	(Preuzeto iz Nasi u WoS)
М-категорија:	Мп категорија ће бити приказана накнадно.

1
WEB OF SCIENCE^TM

Пронађи DOI

Проналажење DOI у сервису CrossRef-у на основу мета-података у запису. Приказаће се DOI (и метаподаци) чији се подаци највише поклапају. ОПРЕЗ - то не мора бити та публикација.

Google Scholar^TM

Резултати на еНаука су заштићени ауторским правима и сва права су задржана, осим ако није другачије назначено.