Резултати

еНаука >  Резултати >  Implementation of self-checking two-level combinational logic on FPGA and CPLD circuits
Назив: Implementation of self-checking two-level combinational logic on FPGA and CPLD circuits
Аутори: Stojčev, Mile ; Đorđević, Goran  ; Stanković, Tatjana  
Година: 2004
Публикација: MICROELECTRONICS RELIABILITY
ISSN: 0026-2714 Microelectronics Reliability Претражи идентификатор
Тип резултата: Научни чланак
Колација: vol. 44 br. 1 str. 173-178
DOI: 10.1016/S0026-2714(03)00377-9
WoS-ID: 000188123700019
Scopus-ID: 2-s2.0-0347412042
URI: https://enauka.gov.rs/handle/123456789/829433
Извор метаподатака: (Preuzeto iz Nasi u WoS)
М-категорија: 
22M22 - Међународни часопис категорије M22

18
SCOPUSTM
13
OpenCitations
10
WEB OF SCIENCETM
Алт метрика
Dimensions
Unpaywall

Резултати на еНаука су заштићени ауторским правима и сва права су задржана, осим ако није другачије назначено.