Results

eNauka >  Rezultati >  Implementation of self-checking two-level combinational logic on FPGA and CPLD circuits
Naziv: Implementation of self-checking two-level combinational logic on FPGA and CPLD circuits
Autori: Stojčev, Mile ; Đorđević, Goran  ; Stanković, Tatjana  
Godina: 2004
Publikacija: MICROELECTRONICS RELIABILITY
ISSN: 0026-2714 Microelectronics Reliability Pretraži identifikator
Tip rezultata: Naučni članak
Kolacija: vol. 44 br. 1 str. 173-178
DOI: 10.1016/S0026-2714(03)00377-9
WoS-ID: 000188123700019
Scopus-ID: 2-s2.0-0347412042
URI: https://enauka.gov.rs/handle/123456789/829433
Izvor metapodataka: (Preuzeto iz Nasi u WoS)
M-kategorija: 
22M22 - Međunarodni časopis kategorije M22

18
SCOPUSTM
13
OpenCitations
10
WEB OF SCIENCETM
Altmetric
Dimensions
Unpaywall

Items in eNauka are protected by copyright, with all rights reserved, unless otherwise indicated.