Efficient and realistic statistical worst case delay computation using VHDL

Sokolovic, Miljana; Litovski, Vanco B; Zwolinski, Mark

Резултати

еНаука > Резултати > Efficient and realistic statistical worst case delay computation using VHDL

Назив:	Efficient and realistic statistical worst case delay computation using VHDL
Аутори:	Sokolovic, Miljana; Litovski, Vanco B; Zwolinski, Mark
Година:	2009
Публикација:	ELECTRICAL ENGINEERING
ISSN:	0948-7921 Electrical Engineering Претражи идентификатор
Тип резултата:	Научни чланак
Колација:	vol. 91 br. 4-5 str. 197-210
DOI:	10.1007/s00202-009-0133-y
WoS-ID:	000272174100003
Scopus-ID:	2-s2.0-72149134630
URI:	https://enauka.gov.rs/handle/123456789/831364
Извор метаподатака:	(Preuzeto iz Nasi u WoS)
М-категорија:	23M23 - Рад у међ. часопису

3
SCOPUS^TM

1
OpenCitations

1
WEB OF SCIENCE^TM

Алт метрика

Dimensions

Пронађи DOI

Проналажење DOI у сервису CrossRef-у на основу мета-података у запису. Приказаће се DOI (и метаподаци) чији се подаци највише поклапају. ОПРЕЗ - то не мора бити та публикација.

Unpaywall

Резултати на еНаука су заштићени ауторским правима и сва права су задржана, осим ако није другачије назначено.