Efficient and realistic statistical worst case delay computation using VHDL

Sokolovic, Miljana; Litovski, Vanco B; Zwolinski, Mark

Rezultati

eNauka > Rezultati > Efficient and realistic statistical worst case delay computation using VHDL

Naziv:	Efficient and realistic statistical worst case delay computation using VHDL
Autori:	Sokolovic, Miljana; Litovski, Vanco B; Zwolinski, Mark
Godina:	2009
Publikacija:	ELECTRICAL ENGINEERING
ISSN:	0948-7921 Electrical Engineering Pretraži identifikator
Tip rezultata:	Naučni članak
Kolacija:	vol. 91 br. 4-5 str. 197-210
DOI:	10.1007/s00202-009-0133-y
WoS-ID:	000272174100003
Scopus-ID:	2-s2.0-72149134630
URI:	https://enauka.gov.rs/handle/123456789/831364
Izvor metapodataka:	(Preuzeto iz Nasi u WoS)
M-kategorija:	23M23 - Rad u međ. časopisu

3
SCOPUS^TM

1
OpenCitations

1
WEB OF SCIENCE^TM

Alt metrika

Dimensions

Pronađi DOI

Pronalaženje DOI u servisu CrossRef-u na osnovu meta-podataka u zapisu. Prikazaće se DOI (i metapodaci) čiji se podaci najviše poklapaju. OPREZ - to ne mora biti ta publikacija.

Unpaywall

Rezultati na eNauka su zaštićeni autorskim pravima i sva prava su zadržana, osim ako nije drugačije naznačeno.