VHDL realization of a hardware accelerator for k-NN classification

Jovanović, Milica; Đorđević, Milica; Đošić, Sandra

Резултати

еНаука > Резултати > VHDL realization of a hardware accelerator for k-NN classification

Назив:	VHDL realization of a hardware accelerator for k-NN classification
Аутори:	Jovanović, Milica ; Đorđević, Milica; Đošić, Sandra
Година:	2023
Публикација:	16-th International Conference on Advanced Technologies, Systems and Services in Telecommunications, TELSIKS 2023
Тип резултата:	Конференцијски рад
DOI:	10.1109/telsiks57806.2023.10316120
Scopus-ID:	2-s2.0-85179620602
URI:	https://enauka.gov.rs/handle/123456789/877253
Извор метаподатака:	(Preuzeto iz ORCID-a) Jovanović, Milica
М-категорија:	Мп категорија ће бити приказана накнадно.

Алт метрика

Dimensions

Пронађи DOI

Проналажење DOI у сервису CrossRef-у на основу мета-података у запису. Приказаће се DOI (и метаподаци) чији се подаци највише поклапају. ОПРЕЗ - то не мора бити та публикација.

Unpaywall

Google Scholar^TM

Резултати на еНаука су заштићени ауторским правима и сва права су задржана, осим ако није другачије назначено.