VHDL realization of a hardware accelerator for k-NN classification

Jovanović, Milica; Đorđević, Milica; Đošić, Sandra

Rezultati

eNauka > Rezultati > VHDL realization of a hardware accelerator for k-NN classification

Naziv:	VHDL realization of a hardware accelerator for k-NN classification
Autori:	Jovanović, Milica ; Đorđević, Milica; Đošić, Sandra
Godina:	2023
Publikacija:	16-th International Conference on Advanced Technologies, Systems and Services in Telecommunications, TELSIKS 2023
Tip rezultata:	Konferencijski rad
DOI:	10.1109/telsiks57806.2023.10316120
Scopus-ID:	2-s2.0-85179620602
URI:	https://enauka.gov.rs/handle/123456789/877253
Izvor metapodataka:	(Preuzeto iz ORCID-a) Jovanović, Milica
M-kategorija:	Mp kategorija će biti prikazana naknadno.

Alt metrika

Dimensions

Pronađi DOI

Pronalaženje DOI u servisu CrossRef-u na osnovu meta-podataka u zapisu. Prikazaće se DOI (i metapodaci) čiji se podaci najviše poklapaju. OPREZ - to ne mora biti ta publikacija.

Unpaywall

Google Scholar^TM

Rezultati na eNauka su zaštićeni autorskim pravima i sva prava su zadržana, osim ako nije drugačije naznačeno.